Xilinx ISE Design Suite 12.3是利用新技術(shù)來降低總設(shè)計成本的電子設(shè)計套件軟件，并且實現(xiàn)了比任何其它 PLD 解決方案更高的性能。借助 Xilinx ISE Design Suite 的突破性技術(shù)提高系統(tǒng)級設(shè)計效率并加快產(chǎn)品投產(chǎn)。 ISE Design Suite 采用各種方法來實現(xiàn)團隊設(shè)計、功耗優(yōu)化以及簡化 IP 集成，從而分發(fā)揮 Xilinx 目標設(shè)計平臺在配置邏輯、嵌入式和 DSP 設(shè)計方面的潛力 - 所有這一切均可通過緊密集成的設(shè)計流程來實現(xiàn)。JlB紅軟基地

軟件功能

 Front-to-backJlB紅軟基地
基于 RTL 的設(shè)計的完整流程JlB紅軟基地
實現(xiàn)終極生產(chǎn)率JlB紅軟基地
實現(xiàn)最佳系統(tǒng)性能JlB紅軟基地
ISE Design Suite: Embedded EditionJlB紅軟基地
集成嵌入式設(shè)計解決方案JlB紅軟基地
硬和軟微處理器使用一條工具鏈JlB紅軟基地
降低開發(fā)板復(fù)雜度和成本JlB紅軟基地
利用智能工具和 IP 核JlB紅軟基地
ISE Design Suite: DSP EditionJlB紅軟基地
面向高性能 DSP 系統(tǒng)JlB紅軟基地
利用適于各種方法的工具和 IP 核JlB紅軟基地
解決 DSP 性能瓶頸JlB紅軟基地
實現(xiàn)領(lǐng)先算法JlB紅軟基地
ISE Design Suite: System EditionJlB紅軟基地
集成軟件解決方案JlB紅軟基地
支持邏輯/連接嵌入，綜合方法，和DSP設(shè)計JlB紅軟基地
實現(xiàn)了更高的設(shè)計生產(chǎn)率JlB紅軟基地
實現(xiàn)性能突破，獲取功率和成本優(yōu)勢JlB紅軟基地
集中精力實現(xiàn)設(shè)計差異化JlB紅軟基地
ISE WebPACK 設(shè)計軟件JlB紅軟基地
The industry's only free， fully featured front-to-back FPGA design solution for Linux， Windows XP， and Windows Vista.JlB紅軟基地
免費 FPGA 和 CPLD 邏輯設(shè)計解決方案JlB紅軟基地
可以輕松升級到任何 ISE Design Suite EditionJlB紅軟基地
利用業(yè)界領(lǐng)先的生產(chǎn)率、性能和功率著手設(shè)計的最簡單、成本最低的途徑JlB紅軟基地
分層設(shè)計流程JlB紅軟基地
保存結(jié)果，并使用ISEDesign Suite 任意版本提供的結(jié)構(gòu)設(shè)計流程提高效率JlB紅軟基地
設(shè)計保存JlB紅軟基地
團隊設(shè)計JlB紅軟基地
部分重配置JlB紅軟基地
Xilinx ISE Design Suite 設(shè)計套件是面向 Virtex -6 和 Spartan -6 FPGA 系列并針對生產(chǎn)力精心優(yōu)化的工具套件，在降低功耗與成本方面取得了突破性進展。作為業(yè)界唯一一款特定領(lǐng)域的設(shè)計套件，賽靈思最新版本的發(fā)布， 是這一行業(yè)屢獲殊榮的軟件不斷發(fā)展和演進的又一重要一步，它將進一步提高設(shè)計生產(chǎn)力和系統(tǒng)性能，使邏輯、嵌入式、數(shù)字信號處理 (DSP) 和系統(tǒng)設(shè)計人員能夠更輕松地推出更復(fù)雜的創(chuàng)新型可編程電子產(chǎn)品，從而加速產(chǎn)品上市進程并提升產(chǎn)品質(zhì)量。JlB紅軟基地

軟件特色

針對 VIRTEX -6 和 SPARTAN -6 FPGA：JlB紅軟基地
● 利用自動時鐘門控技術(shù)將動態(tài)功耗降低30%之多JlB紅軟基地
● 利用第四代部分重配置設(shè)計流程降低系統(tǒng)成本JlB紅軟基地
● PlanAhead - 面向邏輯設(shè)計人員的新款 RTL 到比特流設(shè)計流程JlB紅軟基地
● 利用 AXI4 接口實現(xiàn)即插即用式 FPGA 設(shè)計JlB紅軟基地
借助 Xilinx ISE Design Suite 的突破性技術(shù)提高系統(tǒng)級設(shè)計效率并加快產(chǎn)品投產(chǎn)。 ISE Design Suite 采用各種方法來實現(xiàn)團隊設(shè)計、功耗優(yōu)化以及簡化 IP 集成，從而分發(fā)揮 Xilinx 目標設(shè)計平臺在配置邏輯、嵌入式和 DSP 設(shè)計方面的潛力 - 所有這一切均可通過緊密集成的設(shè)計流程來實現(xiàn)。JlB紅軟基地

軟件說明

● ISE Design Suite 14.1加速 All Programmable 器件的設(shè)計生產(chǎn)力。JlB紅軟基地
● ISE Design Suite 目前支持 Zynq -7000 可擴展處理平臺 （EPP）和Virtex-7 HT 器件（包括生成比特流）。JlB紅軟基地
● PlanAhead 設(shè)計工具與 ModelSim 集成使設(shè)計者可以同時創(chuàng)建和維護多種仿真配置。JlB紅軟基地
● System Generator for DSP 集成于PlanAhead 設(shè)計工具-現(xiàn)可輕松創(chuàng)建和添加 DSP 子系統(tǒng)。JlB紅軟基地

軟件截圖

JlB紅軟基地