嵌入式系統(tǒng)原理與設(shè)計王志英高等教育ppt下載

素材大小：: 3.86 MB

素材授權(quán)：: 免費下載

素材格式：: .ppt

素材上傳：: chenrong

上傳時間：: 2018-09-19

素材編號：: 211994

素材類別：: 課件PPT

素材預(yù)覽

這是嵌入式系統(tǒng)原理與設(shè)計王志英高等教育ppt，包括了時鐘與電源管理概述，時鐘與電源管理用到的S3C2410A引腳信號，時鐘與電源管理結(jié)構(gòu)框圖等內(nèi)容，歡迎點擊下載。

嵌入式系統(tǒng)原理與設(shè)計王志英高等教育ppt是由紅軟PPT免費下載網(wǎng)推薦的一款課件PPT類型的PowerPoint.

第6章時鐘與電源管理、 DMA與總線優(yōu)先權(quán)Kd8紅軟基地

本章重點:

⑴ S3C2410A時鐘與電源管理概述；時鐘發(fā)生器；電源管理；時鐘與電源管理特殊功能寄存器。其中包含了時鐘與電源管理用到的引腳信號、電源用到的引腳。

⑵ S3C2410A DMA概述，包括存儲器到外設(shè)DMA傳輸舉例等；DMA操作，包括選擇硬件DMA請求或軟件DMA請求，硬件DMA請求源的選擇、有限狀態(tài)機(jī)、外部DMA請求/響應(yīng)協(xié)議和DMA傳輸舉例等；DMA特殊功能寄存器；總線優(yōu)先權(quán)。

6.1 時鐘與電源管理概述

6.1.1 時鐘與電源管理概述

S3C2410A片內(nèi)集成了時鐘與電源管理模塊，該模塊由三部分組成：時鐘控制、USB控制和電源控制。

時鐘與電源管理有以下特點。

時鐘與電源管理模塊內(nèi)有兩個鎖相環(huán)（Phase Locked Loop，PLL），一個稱為主鎖相環(huán)MPLL，產(chǎn)生三種時鐘信號，F(xiàn)CLK用于ARM920T；HCLK用于AHB總線設(shè)備和ARM920T；PCLK用于APB總線設(shè)備。另一個稱為USB鎖相環(huán)UPLL，產(chǎn)生的時鐘信號UCLK（48MHz）用于USB。

FCLK在S3C2410A內(nèi)核供電電源為2.0V時，最高頻率為266MHz；內(nèi)核供電電源為1.8V時，最高頻率為200MHz。

電源管理有4種模式，分別是NORMAL、SLOW、IDLE和Power_OFF。

NORMAL模式：在這種模式下，只允許用戶通過軟件控制片內(nèi)外設(shè)的時鐘信號接通或切斷。例如，UART2如果不使用，可以通過軟件切斷它的時鐘信號，以減少功耗。

SLOW模式：SLOW模式不使用主鎖相環(huán)，SLOW模式使用外部頻率較低的時鐘（XTIpll或EXTCLK）經(jīng)過分頻后直接作為FCLK。在這種模式下，功耗僅僅取決于外部時鐘的頻率。

IDLE模式：在這種模式下，只切斷了到ARM920T的時鐘FCLK，到所有片內(nèi)外設(shè)或控制器的時鐘信號仍然接通。計算功耗時應(yīng)減去ARM920T的功耗。任何到CPU的中斷請求，能夠?qū)PU從IDLE模式中喚醒。

Power_OFF模式：在這種模式下，除了喚醒邏輯外，S3C2410A片內(nèi)電源被切斷。為了能夠激活Power_OFF模式，S3C2410A要求有兩個單獨的電源供電，一個給喚醒邏輯，另一個給包含CPU在內(nèi)的內(nèi)部邏輯供電，并且這1路電源應(yīng)該能夠被控制，使得它的電源能夠被接通或切斷。從Power_OFF模式中被喚醒，使用外部中斷請求EINT[15:0]或RTC報警中斷。

6.1.2 功耗管理概述

基于CMOS電路芯片的功耗，由靜態(tài)功耗與動態(tài)功耗組成。靜態(tài)功耗非常小，可以忽略不計。門電路電容充放電的動態(tài)功耗是電路功耗的主要部分。動態(tài)功耗通常與加在芯片上的電源電壓的平方成正比；與加在芯片上的時鐘信號的頻率成正比。

動態(tài)頻率調(diào)節(jié)（Dynamic Frequency Scaling）是指，由頻率調(diào)度程序負(fù)責(zé)在運(yùn)行過程中針對不同的運(yùn)算需求，動態(tài)調(diào)節(jié)系統(tǒng)時鐘的頻率，以達(dá)到降低功耗的目的。

動態(tài)頻率調(diào)節(jié)需要有相應(yīng)的調(diào)度程序，負(fù)責(zé)收集系統(tǒng)當(dāng)前運(yùn)行速度、負(fù)荷，預(yù)測系統(tǒng)未來的需求，以及計算調(diào)度花費的功耗與調(diào)度后節(jié)省的功耗。

S3C2410A時鐘與電源管理模塊中的MPLL，在外接時鐘源頻率已經(jīng)固定的情況下（如12MHz），通過軟件設(shè)置特殊功能寄存器MPLLCON中主、預(yù)、后分頻控制為不同的值，可以使鎖相環(huán)在程序運(yùn)行過程中，輸出的時鐘頻率發(fā)生改變。比如從266MHz變成150MHz，或從150MHz變成200MHz，實現(xiàn)動態(tài)頻率調(diào)節(jié)。

用于USB的時鐘頻率，即UPLL的輸出，通常使用48MHz，不改變。

雖然S3C2410A在內(nèi)核電源為2.0V時，MPLL產(chǎn)生的時鐘頻率最高為266MHz，但是對于某些應(yīng)用場合，如果事先能夠確定它的工作頻率，比如100MHz已經(jīng)滿足系統(tǒng)要求，那么在初始化階段，通過設(shè)定鎖相環(huán)對應(yīng)的參數(shù)，可以使其啟動后就工作在較低的頻率。

S3C2410A為了支持軟件對功耗的管理，在NORMAL模式，還可以通過對時鐘控制寄存器CLKCON設(shè)置不同的值，把不使用的外設(shè)或控制器所連接的時鐘信號切斷，以節(jié)省功耗。

在IDLE模式，S3C2410A可以停止到ARM920T的時鐘。在Power_OFF模式，可以切斷除喚醒邏輯外的ARM920T和全部片內(nèi)外設(shè)的電源，降低系統(tǒng)的功耗。

S3C2410A中，F(xiàn)CLK是主時鐘，可以由軟件調(diào)節(jié)時鐘分頻比，產(chǎn)生不同頻率的HCLK和PCLK，以適應(yīng)不同的應(yīng)用方案，減少功耗。

6.1.3 時鐘與電源管理用到的S3C2410A引腳信號

表6-1列出了部分S3C2410A的引腳信號及它們的含義，它們是時鐘與電源管理所用到的。另外，將Reset相關(guān)引腳信號也一并放在這里介紹。

6.2 時鐘發(fā)生器

6.2.1 時鐘與電源管理結(jié)構(gòu)框圖

時鐘與電源管理結(jié)構(gòu)框圖見圖6.1。

6.2.2 時鐘源的選擇

系統(tǒng)啟動時，在nRESET上升沿，連接到S3C2410A模式控制引腳OM[3:2]的狀態(tài)，被自動鎖存到機(jī)器內(nèi)部。由OM[3:2]的狀態(tài)，決定S3C2410A使用的時鐘源，詳見表6-2。

圖6.2給出了OM[3:2]=00和11時，S3C2410A片外時鐘源的連接方法。圖中，晶振頻率范圍為10~20MHz，常用12MHz的；電容可用15~22pF的。

參見圖6.1，雖然在啟動后MPLL就接通（ON狀態(tài)），但是MPLL的輸出Mpll，在軟件寫一個合法的設(shè)置值到MPLL控制寄存器MPLLCON以前，不會作為系統(tǒng)時鐘。在合法的值設(shè)置以前，從外部晶振或EXTCLK來的時鐘源將被直接地用作系統(tǒng)的時鐘。即使用戶不需要改變MPLLCON寄存器中的缺省值，用戶也應(yīng)該寫相同的值到MPLLCON寄存器。

另外，當(dāng)OM[1:0]=11時，OM[3:2]被用作確定測試模式。

6.2.3 鎖相環(huán)

圖6.1中有2個鎖相環(huán)，MPLL和UPLL。它們的輸入信號，見表6-2，可以選擇晶振或EXTCLK，頻率常為12MHz。MPLL輸出信號Mpll的頻率是可以改變的，方法是通過在寄存器MPLLCON中設(shè)置MDIV、PDIV和SDIV為不同的值而實現(xiàn)的。在內(nèi)核電源電壓為2.0V時，MPLL輸出信號Mpll的頻率最高為266MHz。UPLL輸出信號Upll的頻率也可以調(diào)整，方法是通過在UPLL控制寄存器UPLLCON中設(shè)置MDIV、PDIV和SDIV為不同的值而實現(xiàn)的。

MPLLCON、UPLLCON寄存器的值，在程序運(yùn)行中可以隨時修改，用于實現(xiàn)動態(tài)調(diào)整時鐘頻率的目的。通常UPLL輸出時鐘頻率要求為48MHz，一般不改變。

圖6.1中MPLL和UPLL旁邊的P[5:0]、M[7:0]和S[1:0]與PDIV（預(yù)分頻控制）、MDIV（主分頻控制）和SDIV（后分頻控制）分別對應(yīng)。

如果已知主鎖相環(huán)MPLL輸入Fin的頻率以及MDIV、PDIV和SDIV的值，輸出Mpll的頻率計算見式6-1。

Mpll=(m×Fin) / (p×2S) （式6-1）

式中m=MDIV+8，p=PDIV+2，s=SDIV。

Upll頻率的計算方法與Mpll相同。

【例6.1】對MPLL，已知Fin=12MHz，MDIV=161，PDIV=3，SDIV=1，計算Mpll頻率；對UPLL，已知Fin=12MHz，MDIV=120，PDIV=2，SDIV=3，計算Upll頻率。

Mpll = ((161+8)×12) / (5×21) = 202.80 (MHz)

Upll = ((120+8)×12) / (4×23) = 48.00 (MHz)

對于特殊功能寄存器MPLLCON和UPLLCON中的MDIV、PDIV和SDIV，三星公司給出了一組推薦值，使得輸出頻率可以選擇45.00MHz，50.70MHz，56.25MHz，……202.80MHz、266.00MHz，以至最高達(dá)270.00MHz。表6-3是從這組推薦值中選出的幾個數(shù)據(jù)，供參考。

在實際對MPLL設(shè)置MDIV、PDIV和SDIV參數(shù)時，還要求滿足以下關(guān)系：

FCLK頻率＞= 3倍晶振頻率或3倍EXTCLK頻率

6.2.4 時鐘控制邏輯

⒈ 時鐘控制邏輯的功能

時鐘控制邏輯確定被使用的時鐘源。例如，是使用MPLL的時鐘Mpll呢，還是直接使用外部時鐘XTIpll或EXTCLK。另外，當(dāng)MPLL被設(shè)置一個新的頻率值時，時鐘控制邏輯依據(jù)鎖定時間計數(shù)寄存器LOCKTIME中設(shè)定的鎖定時間參數(shù)，自動插入鎖定時間。在鎖定時間，F(xiàn)CLK不輸出時鐘脈沖，維持低電平，直到鎖定時間結(jié)束，以新的頻率輸出的信號穩(wěn)定后，才輸出FCLK。

在NORMAL模式，通過改變MPLLCON寄存器中的MDIV、PDIV和SDIV（簡稱PMS）參數(shù)值，使時鐘FCLK變慢，依據(jù)LOCKTIME寄存器中M_LTIME鎖定時間參數(shù)，自動插入鎖定時間的圖例見圖6.3(P198)。

在加電Reset和從Power_OFF模式中喚醒時，時鐘控制邏輯也使用鎖定時間參數(shù)，自動插入鎖定時間。

⒉ 加電Reset

參見圖6.1，加電Reset后，由于MPLL、UPLL還不穩(wěn)定，在軟件將一個新的設(shè)置值寫到MPLLCON寄存器以前，F(xiàn)in被送到時鐘控制邏輯，代替Mpll，直接作為FCLK。因此即使用戶在加電Reset后，不需要改變保留在MPLLCON、UPLLCON寄存器中的缺省值，也應(yīng)該通過軟件寫相同的值到MPLLCON、UPLLCON寄存器，之后經(jīng)過自動插入鎖定時間，MPLL的輸出Mpll（而不是Fin）經(jīng)過時鐘控制邏輯輸出作為FCLK。FCLK的頻率與加電Reset后通過軟件寫到MPLLCON寄存器的設(shè)置值相對應(yīng)。同樣，UPLL的輸出頻率也與加電Reset后通過軟件寫到UPLLCON寄存器的設(shè)置值相對應(yīng)。

⒊ 在NORMAL模式改變MPLLCON、UPLLCON中的設(shè)置值

S3C2410A允許在NORMAL模式，由運(yùn)行的程序，改變MPLLCON、UPLLCON寄存器中MDIV、PDIV和SDIV的設(shè)置值。改變之后，經(jīng)過鎖定時間，輸出時鐘的頻率被改變。新的頻率值與新寫入MPLLCON、UPLLCON中的MDIV、PDIV和SDIV參數(shù)值對應(yīng)，見圖6.3。

⒋ USB時鐘控制

USB主接口和設(shè)備接口需要48MHz的時鐘。S3C2410A中UPLL能夠產(chǎn)生48MHz的時鐘。在UPLLCON寄存器中相應(yīng)的參數(shù)被設(shè)置后，UPLL產(chǎn)生的48MHz的時鐘作為UCLK，具體見表6-4。

⒌ 分頻比

FCLK也稱為主時鐘，通過在時鐘分頻控制寄存器CLKDIVN中對HDIVN1、HDIVN和PDIVN設(shè)置不同的值，可以改變FCLK、HCLK、PCLK之間頻率的比值，具體見表6-5。

6.3 電源管理

6.3.1 電源管理模式的轉(zhuǎn)換

S3C2410A有4種電源管理模式，分別是NORMAL、SLOW、IDLE和Power_OFF。不允許在這4種模式中自由轉(zhuǎn)換，合法的轉(zhuǎn)換見圖6.4。

圖6.4

對于4種電源管理模式中的每一種，連接S3C2410A中各模塊的時鐘或電源的狀態(tài)，見表6-6(P200)。

6.3.2 4種電源管理模式

⒈ NORMAL模式

在NORMAL模式，全部片內(nèi)外設(shè)，以及包含電源管理模塊在內(nèi)的基本模塊，如ARM920T、總線控制器、存儲器控制器、中斷控制器、DMA和外部總線控制器等，全部可以操作，這時功耗最大。這種模式允許用戶通過軟件，控制連接每一個片內(nèi)外設(shè)的時鐘接通或切斷，以減少功耗。在時鐘控制寄存器CLKCON中可以設(shè)置不同的值，能夠切斷或接通某一個或某幾個片內(nèi)外設(shè)的時鐘。

⒉ IDLE模式

如果將時鐘控制寄存器CLKCON[2]設(shè)置為1，S3C2410A經(jīng)過一定的延時，進(jìn)入IDLE模式。

在IDLE模式，到ARM920T的時鐘FCLK被停止。但是到總線控制器、存儲器控制器、中斷控制器和電源管理模塊的時鐘仍接通；到片內(nèi)外設(shè)的時鐘仍接通。在IDLE模式，計算功耗時應(yīng)減去ARM920T的功耗。當(dāng)EINT[23:0]或RTC報警中斷或其他中斷激活時，退出IDLE模式。

⒊ SLOW模式

SLOW模式是一種非鎖相環(huán)模式。

在SLOW模式，由于使用了比較慢的時鐘，能夠減少S3C2410A的功耗。在SLOW模式，MPLL應(yīng)該被切斷，計算功耗時應(yīng)減去MPLL的功耗。雖然UPLL也可以被切斷，但是USB使用的UCLK要求為48MHz的時鐘，通常并不切斷UPLL。只有在SLOW模式，才允許切斷或接通MPLL或UPLL。

⒋ Power_OFF模式

⑴ Power_OFF模式

⑵ Power_OFF模式S3C2410A部分引腳狀態(tài)

在Power_OFF模式，S3C2410A的GPIO、功能輸出和功能輸入引腳狀態(tài)見表6-8。

⑶ Power_OFF模式對電源的控制

在Power_OFF模式，僅僅VDDi和VDDiarm電源能被切斷，切斷是由S3C2410A輸出引腳PWREN控制的。如果PWREN信號為高電平，由外部電壓調(diào)節(jié)器提供VDDi和VDDiarm；如果PWREN信號為低電平，切斷VDDi和VDDiarm，見圖6.6。

⑷ 用于喚醒的EINT[15:0]

⑸ 電池失效信號（nBATT_FLT）

⑹ ADC Power Down

6.3.3 S3C2410A電源引腳

S3C2410A電源引腳連接的電源電壓和電源的用途見表6-9(P204)。

6.4 時鐘與電源管理特殊功能寄存器

⒈ 6個特殊功能寄存器的名稱、地址及Reset值

6個特殊功能寄存器的名稱、地址及Reset值，見表6-10。

⒉ 鎖定時間計數(shù)寄存器

鎖定時間計數(shù)寄存器LOCKTIME，分別保存用于UPLL和用于MPLL的鎖定時間計數(shù)值，具體含義見表6-11。

⒊ MPLL及UPLL控制寄存器

MPLL及UPLL控制寄存器，即MPLLCON/UPLLCON，具體含義見表6-12。

⒋ 時鐘控制寄存器

時鐘控制寄存器根據(jù)設(shè)置的不同值，允許/禁止PCLK或HCLK時鐘信號連接到某一確定的模塊；控制進(jìn)入Power_OFF或IDLE模式與否。

時鐘控制寄存器CLKCON含義見表6-13。

⒌ SLOW時鐘控制寄存器

SLOW時鐘控制寄存器CLKSLOW，具體含義見表6-14。

⒍ 時鐘分頻控制寄存器

時鐘分頻控制寄存器CLKDIVN，具體含義見表6-15。

6.5 DMA概述

6.5.1 DMA概述

參見第2章圖2.1 S3C2410A組成框圖，S3C2410A支持一個4通道的DMA控制器，DMA控制器位于AHB與APB之間。每個通道能夠處理如下4種情況：

· 傳輸數(shù)據(jù)的源和目的設(shè)備都連接在AHB；

· 傳輸數(shù)據(jù)的源設(shè)備連接在AHB，而目的設(shè)備連接在APB；

· 傳輸數(shù)據(jù)的源設(shè)備連接在APB，而目的設(shè)備連接在AHB；

· 傳輸數(shù)據(jù)的源和目的設(shè)備都連接在APB。

本章將連接在AHB、APB上的控制器，簡稱為設(shè)備。

連接在AHB上和APB上的設(shè)備見圖2.1。

圖2.1中并不是所有連接在AHB和APB上的設(shè)備都可以使用DMA方式，具體哪些可用或不可用，在后續(xù)各設(shè)備對應(yīng)章節(jié)中會講到。

DMA主要優(yōu)點是傳輸數(shù)據(jù)不需要CPU介入。

DMA操作能夠以3種方式啟動：軟件、片內(nèi)外設(shè)請求或S3C2410A片外DMA請求引腳信號。

6.5.2 存儲器到外設(shè)DMA傳輸舉例

⒈ DMA傳輸舉例

例如存儲器（內(nèi)存）某緩沖區(qū)的數(shù)據(jù)，要讀出傳輸?shù)侥惩庠O(shè)（接口），與DMA傳輸相關(guān)事項有：

· DMA傳輸前要確定使用的DMA通道、初始參數(shù)設(shè)置，如果DMA傳輸結(jié)束需要進(jìn)入中斷處理，則需要考慮中斷處理程序在存儲器的定位；

· 確定由外設(shè)提出DMA請求，還是由軟件提出DMA請求（本例中由外設(shè)提出）；

· CPU運(yùn)行其他程序，外設(shè)隨機(jī)提出DMA請求，DMA控制器控制讀存儲器數(shù)據(jù)，送外設(shè)（接口）；

· 全部數(shù)據(jù)傳輸完成，DMA發(fā)中斷請求，中斷服務(wù)程序進(jìn)行處理（例如用新數(shù)據(jù)填寫內(nèi)存緩沖區(qū)、設(shè)置新的DMA初始參數(shù)以及清除相應(yīng)的中斷登記位等）；也可以通過查詢DMA狀態(tài)，確定數(shù)據(jù)傳輸是否完成。

⒉ DMA初始參數(shù)設(shè)置與狀態(tài)寄存器

假定使用DMA通道0，那么以下所有參數(shù)都要送到通道0的特殊功能寄存器�？梢宰x出通道0的狀態(tài)寄存器，判斷通道0處于就緒/忙狀態(tài)、判斷傳輸計數(shù)當(dāng)前值。

⑴ 源地址

由于是從存儲器某緩沖區(qū)讀出數(shù)據(jù)，送某外設(shè)（接口），所以存儲器緩沖區(qū)的起始地址作為源地址，要送到DMA通道0的初始源（地址）寄存器DISRC0。DMA自動將DISRC0的值送到通道0的當(dāng)前源（地址）寄存器DCSRC0，參見表6-17。

⑵ 目的地址

本例中，目的地址指的是某外設(shè)（接口）的端口地址，是從內(nèi)存讀出數(shù)據(jù)送往的目的地址，是目的區(qū)的一個起始地址，這個地址要送到DMA通道0的初始目的（地址）寄存器DIDST0。DMA自動將DIDST0的值送到通道0的當(dāng)前目的（地址）寄存器DCDST0，參見表6-19。

⑶ 傳輸計數(shù)

由存儲器緩沖區(qū)數(shù)據(jù)個數(shù)（字節(jié)數(shù)），通過計算得到一個傳輸計數(shù)值，這個值也稱傳輸節(jié)拍數(shù)，送到通道0的控制寄存器DCON0的TC域，稱為初始傳輸計數(shù)值。DMA自動將TC域的值送到通道0的狀態(tài)寄存器DSTAT0的CURR_TC域，稱為傳輸計數(shù)當(dāng)前值，參見表6-21、表6-22。

⑷ 初始源、初始目的控制寄存器

初始源控制寄存器，通過設(shè)置不同的參數(shù)值，控制源（設(shè)備）連接到AHB還是APB。本例中存儲器控制器連接在AHB，應(yīng)該將DISRCC0[1]設(shè)置為0。

在初始源控制寄存器中還可以選擇當(dāng)前源地址是增量還是固定不變。

⑸ DMA控制寄存器

每個通道有1個DMA控制寄存器，通道0的為DCON0。通過程序可以分別選擇：請求/握手（Demand/Handshake）模式；使用AHB/APB時鐘同步；傳輸計數(shù)當(dāng)前值CURR_TC為0時產(chǎn)生中斷與否；Unit/Burst模式；Single/Whole服務(wù)模式；DMA請求源對應(yīng)的設(shè)備；軟/硬件DMA請求；自動重裝與否；數(shù)據(jù)尺寸（data size），并可設(shè)置初始傳輸計數(shù)TC值。

⑹ 屏蔽觸發(fā)寄存器

每個通道有1個屏蔽觸發(fā)寄存器，通道0的是DMASKTRIG0，可以用于停止DMA操作、設(shè)置通道0 ON/OFF、觸發(fā)軟件DMA請求。

⑺ 狀態(tài)寄存器

每個通道有1個狀態(tài)寄存器，通道0的是DSTAT0，保存就緒/忙（Ready/Busy）狀態(tài)，保存?zhèn)鬏斢嫈?shù)當(dāng)前值CURR_TC。CURR_TC在每個原子操作結(jié)束時減1。

6.5.3 DMA用到的S3C2410A引腳信號

S3C2410A芯片引腳信號nXDREQ[1:0]為輸入信號，可以分別外接2路DMA請求信號；芯片引腳信號nXDACK[1:0]為輸出信號，輸出對nXDREQ[1:0]產(chǎn)生的DMA響應(yīng)信號。

6.6 DMA操作

6.6.1 硬件DMA請求與軟件DMA請求

S3C2410A可以使用片外DMA請求引腳信號nXDREQ[1:0]、片內(nèi)外設(shè)和軟件方式啟動DMA操作，前2種稱為硬件DMA請求，后1種稱為軟件DMA請求。

⒈ 選擇硬件DMA請求或軟件DMA請求

DMA控制寄存器DCONn中的SWHW_SEL域控制選擇硬件DMA請求還是軟件DMA請求。當(dāng)DCONn[23]=0時為軟件請求模式，通過設(shè)置DMA屏蔽觸發(fā)寄存器DMASKTRIGn的SW_TRIG位，能夠觸發(fā)DMA請求；當(dāng)DCONn[23]=1時為硬件請求模式，需要通過DCONn[26:24]選擇DMA請求源，由這個請求源提出DMA請求。

⒉ 硬件DMA請求源的選擇

DMA控制器的每個通道，如果在DMA控制寄存器中選擇了使用硬件請求模式（DCONn[23]=1），那么可以從5個請求源中選出1個作為請求源，具體見表6-16。

如果選擇了軟件請求模式，表6-16中的硬件請求源沒有意義。

6.6.2 用于DMA操作的有限狀態(tài)機(jī)

DMA使用3個狀態(tài)的有限狀態(tài)機(jī)（Finite State Machine，F(xiàn)SM）實現(xiàn)它的操作，3個狀態(tài)分別描述如下：

State-1：作為初始狀態(tài)，DMA等待DMA請求。如果出現(xiàn)DMA請求，進(jìn)入State-2。在State-1中，DMA ACK和INT REQ為0（無效）。

State-2：在這個狀態(tài)，DMA ACK變?yōu)?（有效），并且把DMA控制寄存器的DCONn[19:0]的初始傳輸計數(shù)值裝入到DMA狀態(tài)寄存器DSTATn的傳輸計數(shù)當(dāng)前值CURR_TC域。DMA ACK保持1（有效），直到它被清除為止。

State-3：在這個狀態(tài)，處理DMA原子操作（最基本的操作、不可分開的操作）的子有限狀態(tài)機(jī)（sub-FSM）被啟動。子有限狀態(tài)機(jī)從源地址讀數(shù)據(jù)，然后寫數(shù)據(jù)到目的地址。在這個操作中，數(shù)據(jù)尺寸（size）和傳輸個數(shù)（Unit/Burst）被考慮。這個操作一直重復(fù)，在全部服務(wù)（Whole Service）模式，直到CURR_TC計數(shù)器變?yōu)?；在單個服務(wù)（Single Service）模式，只執(zhí)行一次。當(dāng)子有限狀態(tài)機(jī)結(jié)束每個原子操作時，主有限狀態(tài)機(jī)（即有限狀態(tài)機(jī)）的CURR_TC進(jìn)行減法計數(shù)。當(dāng)CURR_TC變?yōu)?并且寄存器DCONn[29]中斷設(shè)置位被設(shè)置成1時，主有限狀態(tài)機(jī)發(fā)出INT REQ（有效）信號。如果遇到以下條件中的一個，DMA ACK被清除（無效）：

· 在全部服務(wù)模式，CURR_TC變成0；

· 在單個服務(wù)模式，原子操作結(jié)束。

在單個服務(wù)模式，主有限狀態(tài)機(jī)的這3個狀態(tài)被執(zhí)行，然后停止，等待下一個DMA請求。如果出現(xiàn)DMA請求，重復(fù)上述3個狀態(tài)。因此，對每個原子操作，DMA ACK先有效，然后無效。在全部服務(wù)模式，主有限狀態(tài)機(jī)在State-3等待，直到CURR_TC變?yōu)?。因此，DMA ACK在全部傳輸期間有效，而當(dāng)CURR_TC=0時無效。

然而，僅僅在CURR_TC變?yōu)?時INT REQ有效，與當(dāng)前服務(wù)是單個服務(wù)模式或全部服務(wù)模式無關(guān)。

6.6.3 外部DMA請求/響應(yīng)協(xié)議

有3種外部DMA請求/響應(yīng)協(xié)議類型，分別是：

· 單個服務(wù)請求（Single Service Demand）模式；

· 單個服務(wù)握手（Single Service Handshake）模式；

· 全部服務(wù)握手（Whole Service Handshake）模式。

⒈ 基本DMA定時

DMA服務(wù)意味著在DMA操作中，執(zhí)行一對讀和寫周期，并且讀和寫周期被看作1個不可分開的DMA操作。圖6.7表示S3C2410A在DMA操作中的基本定時關(guān)系。

⒉ 請求（Demand）/握手（Handshake）模式

請求和握手模式與XnXDREQ和XnXDACK之間的協(xié)議有關(guān)。

⑴ 請求模式

在請求模式，當(dāng)XnXDREQ有效時，經(jīng)過2個同步時鐘，XnXDACK有效。從XnXDACK有效開始，最少經(jīng)過3個時鐘，傳輸一次數(shù)據(jù)（如果處于Unit傳輸模式，則讀一次、寫一次）。

請求模式只要XnXDREQ有效，能夠傳輸多次。

請求模式信號關(guān)系見圖6.8。

⑵ 握手模式

在握手模式，一次數(shù)據(jù)傳輸后，DMA控制器只有在XnXDREQ撤消（高電平）后，經(jīng)過2個時鐘，XnXDACK才無效（高電平）。僅僅在XnXDREQ再次有效（低電平），才開始下一次傳輸。傳輸后如果XnXDREQ一直有效，則XnXDACK一直為低電平，直到XnXDREQ撤消。

握手模式信號關(guān)系見圖6.9。

⒊ 單個服務(wù)（Single Service）/全部服務(wù)（Whole Service）模式

在單個服務(wù)模式，每次原子傳輸（Unit模式傳輸1次，Burst模式4個突發(fā)讀，之后4個突發(fā)寫）后，DMA停止，等待下一個DMA請求。

在全部服務(wù)模式，1個DMA請求出現(xiàn)，進(jìn)行原子傳輸，重復(fù)原子傳輸，直到當(dāng)前傳輸計數(shù)值CURR_TC達(dá)到0為止。在這種模式下，只要有1個DMA請求，就可以傳輸全部數(shù)據(jù)。

在全部服務(wù)模式，當(dāng)每次原子傳輸后，DMA將釋放總線，然后自動重新獲得總線，從而避免了獨占總線使其他總線主設(shè)備無法獲得總線帶來的問題。重新獲得總線并不要求重新激活DMA請求。

6.6.4 Unit/Burst傳輸、數(shù)據(jù)尺寸與自動重裝

⒈ Unit/Burst傳輸

Unit傳輸?shù)暮x是1次傳輸由1個讀周期和1個寫周期組成。

Burst傳輸?shù)暮x是1次傳輸由4個連續(xù)的讀周期和4個連續(xù)的寫周期組成。

在Unit或Burst傳輸期間，DMA穩(wěn)固地保持總線，其他總線主設(shè)備不能得到總線。

⒉ 數(shù)據(jù)尺寸（data size）

數(shù)據(jù)尺寸的含義是每個讀（寫）周期，DMA傳輸?shù)臄?shù)據(jù)寬度。只能選擇使用字節(jié)/半字/字3種寬度中的一種。通過對DMA控制寄存器DCONn[21:20]位進(jìn)行不同的設(shè)置，可以指定不同的數(shù)據(jù)尺寸。

⒊ 自動重裝

DMA控制寄存器DCONn[22]為自動重裝選擇位，當(dāng)這1位設(shè)置為0時，允許自動重裝。

當(dāng)傳輸全部結(jié)束，在DMA狀態(tài)寄存器中的傳輸計數(shù)當(dāng)前值CURR_TC變?yōu)?時，如果允許自動重裝，則在下一個DMA請求出現(xiàn)時，進(jìn)行自動重裝，將初始源（地址）寄存器的值、初始目的（地址）寄存器的值和初始傳輸計數(shù)TC的值，分別送到DMA當(dāng)前源（地址）寄存器、當(dāng)前目的（地址）寄存器和傳輸計數(shù)當(dāng)前值CURR_TC域中。

6.6.5 外部DMA請求/響應(yīng)協(xié)議傳輸舉例

⒈ 單個服務(wù)、請求模式、Unit傳輸

在單個服務(wù)模式，每次Unit傳輸，需要檢查XnXDREQ是有效的。在請求模式，只要XnXDREQ有效，操作將繼續(xù)，讀和寫操作被看作不可分開的一對操作被執(zhí)行，具體見圖6.11。

⒉ 單個服務(wù)、握手模式、Unit傳輸

單個服務(wù)、握手模式、Unit傳輸見圖6.12。

⒊ 全部服務(wù)、握手模式、Unit傳輸

全部服務(wù)、握手模式、Unit傳輸見圖6.13。

6.7 DMA特殊功能寄存器

DMA控制器共有36個特殊功能寄存器，每個DMA通道有9個寄存器。其中6個控制DMA傳輸，另外3個監(jiān)控DMA控制器的狀態(tài)。

⒈ DMA初始源（地址）寄存器

4個通道的DMA初始源（地址）寄存器的名稱分別為DISRC0、DISRC1、DISRC2和DISRC3；對應(yīng)地址分別為0x4B000000、0x4B000040、0x4B000080和0x4B0000C0；可讀寫；Reset后初值全部為0；分別存放各通道要傳輸?shù)脑磾?shù)據(jù)的基本地址（起始地址），具體見表6-17。

⒉ DMA初始源控制寄存器

4個通道的DMA初始源控制寄存器的名稱分別為DISRCC0、DISRCC1、DISRCC2和DISRCC3；對應(yīng)地址分別為0x4B000004、0x4B000044、0x4B000084和0x4B0000C4；可讀寫；Reset后初值全部為0；分別存放各通道源（設(shè)備）連接的總線、傳輸后地址增加與否等信息，具體見表6-18。

⒊ DMA初始目的（地址）寄存器

4個通道的DMA初始目的（地址）寄存器的名稱分別為DIDST0、DIDST1、DIDST2和DIDST3；對應(yīng)地址分別為0x4B000008、0x4B000048、0x4B000088和0x4B0000C8；可讀寫；Reset后初值全部為0；分別存放各通道要傳輸?shù)哪康幕镜刂罚ㄆ鹗嫉刂罚唧w見表6-19。

⒋ DMA初始目的控制寄存器

4個通道的DMA初始目的控制寄存器的名稱分別為DIDSTC0、DIDSTC1、DIDSTC2和DIDSTC3；對應(yīng)地址分別為0x4B00000C、0x4B00004C、0x4B00008C和0x4B0000CC；可讀寫；Reset后初值全部為0；分別存放各通道目的（設(shè)備）連接的總線、傳輸后地址增加與否等信息，具體見表6-20。

⒌ DMA控制寄存器

4個通道的DMA控制寄存器的名稱分別為DCON0、DCON1、DCON2和DCON3；對應(yīng)地址分別為0x4B000010、0x4B000050、0x4B000090和0x4B0000D0；可讀寫；Reset后初值全部為0；分別存放各通道的控制信息，具體見表6-21。

⒍ DMA狀態(tài)寄存器

4個通道的DMA狀態(tài)寄存器的名稱分別為DSTAT0、DSTAT1、DSTAT2和DSTAT3；對應(yīng)地址分別為0x4B000014、0x4B000054、0x4B000094和0x4B0000D4；只讀；Reset后初值全部為0；分別存放各通道就緒/忙狀態(tài)和傳輸計數(shù)當(dāng)前值，具體見表6-22。

⒎ DMA當(dāng)前源（地址）寄存器

4個通道的DMA當(dāng)前源（地址）寄存器的名稱分別為DCSRC0、DCSRC1、DCSRC2和DCSRC3；對應(yīng)地址分別為0x4B000018、0x4B000058、0x4B000098和0x4B0000D8；只讀；Reset后初值全部為0；分別存放各通道當(dāng)前源地址，具體見表6-23。

⒏ DMA當(dāng)前目的（地址）寄存器

4個通道的DMA當(dāng)前目的（地址）寄存器的名稱分別為DCDST0、DCDST1、DCDST2和DCDST3；對應(yīng)地址分別為0x4B00001C、0x4B00005C、0x4B00009C和0x4B0000DC；只讀；Reset后初值全部為0；分別存放各通道當(dāng)前目的地址，具體見表6-24。

⒐ DMA屏蔽觸發(fā)寄存器

4個通道的DMA屏蔽觸發(fā)寄存器的名稱分別為DMASKTRIG0、DMASKTRIG1、DMASKTRIG2和DMASKTRIG3；對應(yīng)地址分別為0x4B000020、0x4B000060、0x4B0000A0和0x4B0000E0；可讀寫；Reset后初值全部為0；分別控制各通道停止、通道ON/OFF以及用于軟件請求模式的DMA請求觸發(fā)器，具體見表6-25。

6.8 總線優(yōu)先權(quán)

S3C2410A片內(nèi)總線仲裁邏輯確定總線主設(shè)備（bus master）的優(yōu)先權(quán)，仲裁邏輯支持輪轉(zhuǎn)優(yōu)先權(quán)和固定優(yōu)先權(quán)相結(jié)合的優(yōu)先權(quán)模式。其中DMA0、DMA1、DMA2和DMA3處于輪轉(zhuǎn)優(yōu)先權(quán)模式，其余運(yùn)行在固定優(yōu)先權(quán)模式。

總線主設(shè)備的含義是指那些能夠提出總線請求、并且能夠占用總線的設(shè)備，包括ARM920T內(nèi)核等。

S3C2410A總線主設(shè)備共有7個，其中DMA0~DMA3看做一個。在Reset后，除了DMA0~DMA3處于輪轉(zhuǎn)優(yōu)先權(quán)模式，其余處于固定優(yōu)先權(quán)。SDRAM刷新控制器優(yōu)先權(quán)最高，ARM920T優(yōu)先權(quán)最低。7個總線主設(shè)備的優(yōu)先權(quán)如下所示：

⑴ SDRAM刷新控制器

⑵ LCD_DMA

⑶ DMA0、DMA1、DMA2和DMA3

⑷ USB host DMA

⑸ 外部總線主設(shè)備

⑹ TIC（Test Interface Controller，測試接口控制器）

⑺ ARM920T

⑻ 保留

END

多用電表的原理及使用ppt：這是多用電表的原理及使用ppt，包括了回顧：將電流表改裝成電壓表和大量程的電流表，理論探究：能否將電流表改裝成直接測量電阻的儀表呢?歐姆表，多用電表示意圖等內(nèi)容，歡迎點擊下載。

western原理ppt：這是western原理ppt，包括了原理，分類，主要試劑，操作步驟，常見問題等內(nèi)容，歡迎點擊下載。

說課化工原理ppt：這是說課化工原理ppt，包括了課程介紹，教學(xué)內(nèi)容，教學(xué)手段和方法，教學(xué)條件，課程特色，存在問題與建設(shè)思路等內(nèi)容，歡迎點擊下載。